按键防抖动设计

一、实验目的

1. 学习有限状态机的设计。
2. 学习信号边沿抖动的消除方法。

二、基本实验内容

由于金属弹性形变的原因，按键/开关在状态切换过程中总是会有或多或少的抖动情况，有时这种抖动会导致电路误动作，甚至无法正常工作。比如在设置参数时，按一下“加 1”可能会加 4~5 个数甚至更多；生活中常见的情况是鼠标单击变成了双击等。因此，在很多时候，输入电路的信号需要经过防抖动处理之后才会送到后级电路。




图 1 按键抖动电压波形图

按键抖动的电压波形如图 1 如示，t_{jitter} 是抖动时间，通常在 1ms~30ms 之间。

按键抖动消除有多种方法：

1. 积分法（模拟电路）；
2. 施密特触发器（模拟电路）；
3. 延迟再次判断法；
4. 持续稳定判断法。

实验要求：

用 Verilog HDL 设计一个按键防抖动电路，要求用有限状态机实现。防抖动电路的输入接实验箱的按键/开关（SW0），输出接实验 4 计数器电路的时钟输入，实现每按一次按键（或拨一次开关）计数器加 1，多次测试不出现抖动乱加现象，电路对按键的响应无明显滞后。

三、提高性实验

自拟实验方法，测试实验箱的按键抖动时间，精确到 0.1ms。

四、预习要求

1. 简要写出电路设计思路，列出电路所需状态，画出状态转移图。
2. 分析、计算电路需要多高的时钟频率。
3. 自行查阅 Verilog HDL 编写有限状态机资料，完成实验程序代码编写。
4. 用 ModelSim 对实验电路进行功能仿真，并将仿真结果截图、打印。
5. 列出引脚锁定分配表（信号名->主板器件名->引脚号）。

五、实验报告要求

1. 列出程序代码（有详细注释）。
2. 附 Quartus 生成的状态图
3. 附仿真测试波形。
4. 列出实验过程出现的问题及解决措施。

六、参考资料

1. Quartus 生成的状态图方法：主界面，菜单 Tools -> Netlist Viewers –> State Machine Viewer
2. 图 2 是仿真时按键输入的参考波形。




图 2 按键输入的波形